【加法笔记系列】逻辑门、半加器、全加器、波纹进位加法器

简介: 在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。 * 逻辑门,包括与、或、与非、异或 * 半加器,半加器电路 * 全加器,全加器电路 * 波纹进位加法器 ## 逻辑门 #### 与门 AND ![3357762234-59c25c8fa5090_articlex](https://user-images.githubuse

2000元阿里云代金券免费领取,2核4G云服务器仅664元/3年,新老用户都有优惠,立即抢购>>>


阿里云采购季(云主机223元/3年)活动入口:请点击进入>>>,


阿里云学生服务器(9.5元/月)购买入口:请点击进入>>>,

在之前了解 PN 结以及逻辑电路实现之后,终于可以开始尝试实现计算机的加法了。

  • 逻辑门,包括与、或、与非、异或
  • 半加器,半加器电路
  • 全加器,全加器电路
  • 波纹进位加法器

逻辑门

与门 AND

3357762234-59c25c8fa5090_articlex

或门 OR

2995792115-59c25e834a4f0_articlex

与非门 NAND

1529151173-59c25ff820103_articlex

异或门 XOR

7340463-59c26ae755fc3_articlex

真值表

A B AND OR NAND XOR
0 0 0 0 1 0
0 1 0 1 1 1
1 0 0 1 1 1
1 1 1 1 0 0

半加器

半加器(half adder)的功能是将两个一位二进制数相加。它具有两个输入和两个输出(分别是和(sum)、进位(carry))。

— Wiki

半加器电路图

A B Carry Sum
0 0 0 0
1 0 0 1
0 1 0 1
1 1 1 0

半加器简化图

2925864000-59c26f8739c14_articlex

全加器

全加器(full adder)将两个一位二进制数相加,并根据接收到的低位进位信号,输出和、进位输出。全加器的三个输入信号为两个加数AB和低位进位Cin。

全加器逻辑电路

该电路如用简化版半加器表示,可以如下图:

1582983175-59c4f8cba758f_articlex

全加器真值表

二进制的全加器,刚可以用两位表示最大值,即 1 + 1 + 1 = 3 = 11(2)

A B Cin Cout S
0 0 0 0 0
1 0 0 0 1
0 1 0 0 1
1 1 0 1 0
0 0 1 0 1
1 0 1 1 0
0 1 1 1 0
1 1 1 1 1

全加器简化图

1389585610-59c4fadd78a21_articlex

波纹进位加法器

如果不需要连接其他进位信号,则最低位的全加器可以用半加器替换。

References

更多文章访问:zhoukekestar.github.io/notes

相关文章
|
人工智能 BI
第三次笔记:算术逻辑单元 电路基本原理 加法器的设计 一位全加器 串行进位加法器 并行进位加法器 补码加减运算器 无符号整数加减法 标志位的生成
第三次笔记:算术逻辑单元 电路基本原理 加法器的设计 一位全加器 串行进位加法器 并行进位加法器 补码加减运算器 无符号整数加减法 标志位的生成
320 0
第三次笔记:算术逻辑单元 电路基本原理 加法器的设计 一位全加器 串行进位加法器 并行进位加法器 补码加减运算器 无符号整数加减法 标志位的生成
【加法笔记系列】逻辑电路的实现
了解完二极管和 PM 结原理后,就可以看懂简单的逻辑电路了 * 载流子 * 场效应管 * 与门 AND * 二极管实现 * 继电器实现 * CMOS 实现 * NMOS 实现 * 或门 OR * 或非 NOR * 与非 NAND ## 载流子 > 在[物理学](https://zh.wikipedia.org/wiki/%E7%89%A9
1535 0
|
算法
FPGA-设计一个定点乘法器(原码一位乘法器)
FPGA-设计一个定点乘法器(原码一位乘法器)
294 0
FPGA-设计一个定点乘法器(原码一位乘法器)
数字逻辑电路设计实验:加法器
数字逻辑电路设计实验:加法器
85 0
|
4天前
|
C语言
逻辑电路与逻辑运算笔记分享
【4月更文挑战第1天】逻辑电路与逻辑运算笔记分享
49 4
|
7月前
加减运算电路的介绍
加减运算电路 引言: 加减运算电路是计算机中常见的一种电路,它能够对数字进行加法和减法运算。本文将介绍加减运算电路的原理、设计和应用。 一、加法运算电路 加法运算电路是实现数字加法的关键部分。它能够将两个二进制数相加,并输出它们的和。 1. 半加器 半加器是加法运算电路的基本单元。它能够对两个二进制位进行加法运算,并输出它们的和与进位。半加器的逻辑电路图如下: (图1:半加器逻辑电路图) 半加器的真值表如下: (表1:半加器真值表) 从真值表可以看出,半加器的和输出位等于两个输入位的异或运算结果,进位输出位等于两个输入位的与运算结果。 2. 全加器 全加器是由两个半加器组成的加
196 0
http://www.vxiaotou.com